


10 luglio 2023 parte digitale

La funzione logica può essere ottenuta sintetizzando il pull-down e quindi ricavando il pull-up per dualità. In questo modo si ottiene il circuito in figura.



Per calcolare il dimensionamento relativo dei transistori nMOS e pMOS si deve prima determinare il dimensionamento equivalente del pull-up e del pull-down per le transizioni di caso migliore. Per il pull-up il caso migliore corrisponde a $A=B=C=D=0$ ed in tal caso si ha:

$$\frac{1}{S_{p,eq}} = \frac{1}{S_p} + \frac{1}{S_p + S_p/2} \Rightarrow S_{p,eq} = \frac{3}{5}S_p$$

Per il pull-down, invece, il caso migliore corrisponde a $A=B=C=D=1$ e si ha:

$$S_{n,eq} = S_n + \left[\frac{1}{S_n} + \frac{1}{2S_n} \right]^{-1} \Rightarrow S_{n,eq} = \frac{5}{3}S_n$$

Per uguagliare i tempi di salita e discesa così individuati dobbiamo imporre $\beta'_n S_{n,eq} = \beta'_p S_{p,eq}$ che fornisce:

$$\alpha = \frac{S_p}{S_n} = \frac{25 \beta'_n}{9 \beta'_p} \simeq 4.167$$

Per quanto riguarda i dimensionamenti assoluti S_n ed S_p , la specifica sul tempo di commutazione può essere imposta sulla transizione di discesa scrivendo:

$$\tau_f = \frac{2C_L}{V_{DD} \beta'_n (5/3)S_n} F(V_T/V_{DD})$$

Sapendo che per $V_T = 0.35V$ e $V_{DD} = 1.8V$ si ha $F(V_T/V_{DD}) \simeq 1.98$, si ricava subito il valore di $S_n \simeq 2.0$ per garantire $\tau_f = 25ps$. Dal dimensionamento relativo α si deduce $S_p = \alpha S_n \simeq 8.3$.

Nota la capacità al terminale di gate di un transistor ad area minima $C_{M1} = 2L_{MIN} C_{GS0} + C_{ox} L_{MIN}^2 = 0.382fF$, la capacità di ingresso del gate vale $C_{IN} = (1 + \alpha)C_{M1} \simeq 1.97fF$ ed è la medesima a tutti gli ingressi del gate. Dalla tabella di verità della funzione logica vediamo che per 5 pattern di ingresso su 16 possibili l'uscita del gate è pari ad uno. Se gli ingressi sono equi-probabili $P_A = P_B = P_C = P_D = 0.5$, allora la switching activity del gate vale:

$$P_{0 \rightarrow 1}(F) = P_1(1 - P_1) = \frac{5}{16} \cdot \frac{11}{16} \simeq 0.215$$

La potenza dinamica relativa alla commutazione del nodo di uscita vale:

$$P_{din} = P_{0 \rightarrow 1}(F) f C_L V_{DD}^2 \simeq 7.99\mu W$$

La riduzione della tensione di alimentazione aumenta i ritardi a parità di dimensionamento. Il valore S_n che assicura di mantenere un tempo di discesa di caso migliore pari a 25ps si ottiene dalla espressione del ritardo già usata al punto (1). Considerando che per $V_T = 0.35V$ e $V_{DD} = 1.4V$ si ha $F(V_T/V_{DD}) \simeq 2.20$, il nuovo valore di S_n vale circa 2.57. La switching activity non è influenzata dal valore di V_{DD} e quindi la P_{din} può essere calcolata usando l'espressione del punto (2) e cambiando soltanto il valore di V_{DD} . Così facendo si ottiene $P_{din} \simeq 4.83\mu W$.